Una de las mayores ventajas de VHDL es la posibilidad de simular los circuitos modelados. Esto permite al diseñador comprobar el funcionamiento de los mismos antes de su realización física. En el presente capítulo se introducen los conceptos básicos de la simulación de una descripción VHDL. Además se enumeran los requerimientos mínimos para dicha simulación.

Previo a la simulación ha de efectuarse un análisis y una elaboración del diseño así como de su banco de pruebas (ver apartado 8.3), como se muestra en la figura 8.1. El análisis consiste en la comprobación sintáctica y semántica de un fichero fuente, su compilación y el almacenamiento de las unidades de diseño que contiene en el sistema de bibliotecas.